研究背景
肖特基二极管是现代电子和光电子学的基本组成部分。肖特基二极管具有多数载流子传输和出色的整流性能，已广泛用于逻辑电路、高频开关器件以及光探测和发光器件。目前，研究人员已经付出了相当大的努力减小半导体厚度来缩放肖特基二极管的长度。早期的尝试利用薄的外延层（例如Si或III-V化合物）作为高掺杂半导体（作为金属电极）上的半导体来减小二极管长度。然而，减小外延层的厚度需要严格控制生长条件，这往往会引入缺陷、应变和表面粗糙度，导致外延层性能下降。为了克服上述问题，二维（2D）材料已被用作构建超薄肖特基二极管的半导体。由于原子薄厚度和无悬键自由表面，2D肖特基二极管的长度可以理想地减少到原子厚度。然而，探索垂直肖特基二极管的长度限制仍然是一个关键挑战，限制了对基础半导体物理学的理解，以及超大规模和高密度垂直器件和电路的实现。
成果介绍
有鉴于此，近日，湖南大学刘渊教授团队展示了一种制造肖特基二极管的新方法，具有接近原子极限的超短物理长度。通过在2D MoS2的两侧机械层压预制金属电极，可以很好地保留本征金属-半导体界面。因此，本文展示了最薄的肖特基二极管，其长度为2.6 nm，整流性能良好。此外，在二极管长度小于半导体耗尽长度的情况下，可以通过厚度相关和温度相关的电学测量来研究和解释载流子传输机制。本文的研究不仅推动了肖特基二极管的缩放极限，而且为其他超薄垂直器件提供了一种通用的双面电极集成方法。文章以“Realization of Ultra-Scaled MoS2 Vertical Diodes via Double-Side Electrodes Lamination”为题发表在著名期刊Nano Letters上。
图文导读
图1. 肖特基二极管的原理图和示意图。（a）N-型硅肖特基二极管的示意图。（b）对应的肖特基二极管在零偏置下的能带图。（c）具有非理想金属-半导体界面的2D垂直肖特基二极管。（d）使用2D金属作为接触的2D肖特基二极管，其中实际二极管长度受2D金属的平面耗尽长度限制。
从结构的角度来看，传统的肖特基二极管具有垂直的三层夹层结构，如图1a和b所示。两个电极在半导体的两侧接触，其中一个电极形成欧姆接触，另一个显示半导体的肖特基势垒。在这种结构中，二极管长度（L）可以由半导体层的厚度来定义。从性能的角度来看，减少肖特基二极管的长度有助于通过减少冗余串联电阻、缩短载流子传输距离和增加驱动电流密度来提高其速度和功耗。同时，二极管长度减少也可以增加垂直方向的器件集成密度，这对于未来的3D集成器件和电路很重要。
由于精细的2D晶格，二极管长度不仅取决于其厚度，而且更受非理想金属2D结的限制，其中界面基本上是整个器件，如图1c所示。例如，传统的底部金属在初始沉积过程中通常表现出孤立的岛或渗透网络，导致表面粗糙度约为1至3 nm。因此，将2D半导体放置在这种粗糙的电极上可能会导致不均匀的点状接触而不是紧密接触，从而导致局部应变以及能带结构和传输行为。另一方面，2D二极管的传统顶部金属电极是通过高能沉积工艺（例如化学气相沉积、热/电子束蒸发、溅射）制造的，通常涉及金属原子或团簇轰击，导致相当大的界面损伤，金属扩散到2D沟道中。这种高度无序的界面可能导致直接漏电流路径，随着二极管长度减小，这种情况会变得越来越明显，最终导致二极管因两个电极之间的短路而失效。2D金属（如石墨烯）已被用来代替传统的金属电极来提高界面质量。然而，该结构内的真实二极管长度可能更长（超过10 nm），并且受到石墨烯平面耗尽长度和两个接触电极光刻分辨率的限制，如图1d所示。
图2. 器件结构和电学测量的示意图。（a）vdW MoS2肖特基二极管的制造工艺步骤。（b）典型器件的光学图像。（c&d）器件的横截面HRTEM图像，展示了原子级清洁的金属-半导体界面和本征MoS2晶格。（e）垂直MoS2肖特基二极管厚度大于2 nm的I-V特性曲线。（f）T=300 K时肖特基二极管的整流比(RR，IBackward/IForward)和理想因子与二极管长度的关系。（g）MoS2厚度低于2 nm的垂直肖特基二极管的I-V特性曲线。
图2给出了vdW肖特基二极管制造过程的示意图。首先，在两个分离的硅衬底上预制Pt金属（50 nm）和Ag/Au金属（5/15 nm厚）电极。这些金属可以使用先前开发的方法从衬底中机械释放，并且可以展示原子级平坦的表面（复制硅的表面）。接下来，释放的Pt电极被翻转为底部电极(BE)，平面朝上(图2a，i)。通过这种方式，可以实现平坦的底部Pt电极，克服先前表面粗糙度的限制，从而克服与2D半导体接触不均匀的问题。然后，将少层MoS2薄片用作半导体层，并使用干法对准转移工艺集成在Pt电极顶部（图2a，ii），与底部Pt电极形成紧密接触。最后，将先前释放的Ag电极机械层压在MoS2顶部作为顶部电极(TE)，如图2a，iii-iv所示。典型器件的光学图像如图2b所示。该器件是通过在MoS2的两侧夹入和层压平坦电极来制造的，从而产生原子级清洁的金属-半导体界面，图2c和d中的HRTEM图像进一步证实了这一点。这些优化的界面对于保持精细层状MoS2的本征性质至关重要，特别是对于界面本质上是整个器件的超薄器件。这与传统的金属电极直接沉积工艺形成了鲜明的对比，后者通常涉及高能热原子或原子团对沟道的反复轰击，导致相当大的界面损伤和金属扩散到2D沟道中。
图2e-g显示了具有不同MoS2厚度的肖特基二极管的I-V输出曲线，观察到清晰的整流行为。当二极管长度为20 nm（对应于30层MoS2）时，观察到良好的肖特基二极管性能，整流比~107，电流密度3 A/cm2，理想因子η为1.05，表明了优化的范德华接触与最小化的界面无序。随着二极管长度减小，由于垂直MoS2的串联电阻最小，电流密度逐渐增加。同时，整流比呈指数下降，这在很大程度上归因于肖特基势垒宽度的减小和直接隧穿电流的增加。随着二极管长度缩放到2.6 nm（4层），二极管的行为仍然可以保持，整流比~20，电流密度为16 A/cm2，理想因子为2.5，代表使用真正金属接触的最薄肖特基二极管。通过将二极管长度进一步缩小到2 nm以下（3层MoS2），器件完全失去了整流行为和二极管功能，呈现线性I-V输出曲线，电流密度大大增加（超过100 A/cm2），如图2g所示。
图3. 通过垂直MoS2肖特基二极管的电荷传输机制。（a）Ag、Pt和MoS2的能量分布。（b&c）对称Ag-MoS2-Ag和对称Pt-MoS2-Pt vdW垂直器件的I-V输出曲线，其中Ag表现出与MoS2的欧姆接触，Pt表现出肖特基接触。（d-f）具有不同二极管长度的垂直MoS2肖特基二极管在平衡时的能带图。
为了了解整流行为及其与二极管长度的关系，绘制了Ag/MoS2/Pt vdW二极管的能带图。如图3a所示，MoS2本质上是n型半导体，其费米能级接近其导带。Ag和Pt的功函数值分别为4.36和5.6 eV。在没有费米能级钉扎效应的理想情况下，低功函数Ag与MoS2呈现欧姆接触，Pt和MoS2之间会形成较大的肖特基势垒。为了证实这一理论，制造了类似的vdW垂直器件，唯一的区别是对称的顶部和底部接触。如图3b所示，当MoS2（15层厚）被对称的Ag电极夹住时，观察到线性I-V曲线，表明低功函数Ag和n型MoS2之间存在欧姆接触，与之前的报道一致。与此形成鲜明对比的是，当MoS2（15层厚）被两个对称的Pt电极夹住时，该器件表现出低得多的电流密度（图3c），具有明显的非线性行为，表明高功函数Pt和n型MoS2之间存在较大的肖特基势垒。理论和实验结果之间的一致性进一步支持了使用层压工艺的高质量vdW金属-半导体结，这对于避免传统的费米能级钉扎效应以及实现所需的能带对齐和肖特基二极管的缩放限制至关重要。此外，不同二极管长度的能带图绘制在图3d-f中。当二极管长度长于MoS2的耗尽长度（~23 nm）时，电子只能从Ag注入到MoS2，但被Pt侧阻挡。进一步将二极管长度缩小到耗尽长度以下，MoS2无法提供足够的电子来耗尽，并且无法实现传统的能量平衡情况。在这种情况下，有效肖特基势垒宽度可以大大减小，导致隧穿电流增加和整流比降低。进一步将二极管长度缩小到2 nm以下，直接隧穿载流子逐渐抑制传统的热电子载流子并完全主导整个载流子传输。因此，MoS2（0.7 nm厚）的I-V输出曲线表现出线性行为。
图4. MoS2垂直二极管温度相关的电学性能。（a&b）具有35 nm二极管长度的肖特基二极管的I-V输出曲线及其相应的2D图。（c&d）具有3.3 nm二极管长度的肖特基二极管的I-V输出曲线及其相应的2D图。（e&f）具有1.3 nm二极管长度的肖特基二极管的I-V输出曲线及其相应的2D图。
为了进一步深入获得传输机制并了解这种薄肖特基二极管（低于传统耗尽宽度）的能带结构演变，对具有各种二极管长度的器件进行了温度相关的测量。对于35 nm的器件长度，I-V输出曲线对测量温度非常敏感，其中电流随着温度降低而下降。通过将温度从300 K降低到77 K，饱和电流Isat（正向偏置）可以降低超过2个数量级，这表明通过肖特基势垒的热电子载流子主导了整个器件的传输（图4a和b）。随着二极管长度进一步减小到3.3 nm，I-V曲线表明在所有温度范围内饱和电流都有所增加（图4c）。重要的是，通过将温度从300 K降低到77 K，电流显示出有限的降低（正向和反向均小于30%），表明除了本征热电子载流子之外还涉及隧穿载流子（图4d）。热电子载流子注入和肖特基势垒仍然可以在如此小的二极管长度内控制器件，并通过具有良好整流比的整流行为和温度敏感的反向电流进行了验证。通过将沟道长度进一步缩小至1.3 nm，该器件完全失去了整流行为并呈现出线性输出曲线（图4e）。在这种情况下，I-V曲线对温度变化不敏感（图4e和f），表明隧穿载流子完全主导器件传输，与图3中提出的传输机制和能带图一致。
图5. MoS2光电二极管的光伏和光开关响应。（a）MoS2二极管在零偏置光照下的能带图。（b）不同厚度MoS2二极管在520 nm激光照射下的I-V输出曲线。（c）Voc与二极管长度的关系。（d）MoS2二极管在V=0 V时的光开关响应。（e）光伏模式下记录的瞬态光响应信号。（f）单个放大的响应周期。
凭借优化的界面和较短的长度，vdW肖特基二极管可用于构建高性能光电二极管。在520 nm光全局照射下，光生电子-空穴对可以被Pt-MoS2肖特基结内的内建电场快速分离并被电极收集，从而在外部电路中形成光电流（图5a））。观察到所有光电二极管的负开路电压(Voc)（图5b），这是预期的n型肖特基二极管行为。提取的Voc值与二极管长度直接相关，对于7.8 nm长度的器件，观察到的最高Voc为0.63 V（图5c）。MoS2半导体的长度为7.8 nm（12层厚）时，足以提供足够的载流子并建立良好的n型肖特基势垒。随着二极管长度的缩放，有效热离子势垒随着隧穿载流子的参与而迅速减小，导致有效内建电位降低，因此测得的Voc降低。另一方面，随着层厚进一步增加（超过7.8 nm），Voc也会降低。
图5d展示了vdW肖特基二极管（7.8 nm长度）在零偏置电压和520 nm光照（3.5 mW功率）下的时间响应测量。由于肖特基二极管是一种多数载流子器件，它可用于高速开关应用。对于每个脉冲辐射，观察到稳定且可重复的光响应（图5e）。通过优化二极管厚度（4 nm厚），可实现20 ns的最小上升时间，如图5f所示，这与最快的2D基光电二极管相当。快速开关主要归功于高质量的vdW界面，它可以缩短二极管长度，从而降低串联电阻和载流子传输时间。
总结与展望
本文展示了一种双面电极层压方法来制造超薄垂直肖特基二极管。通过将预制金属电极物理地夹在具有原子级清洁和锐利界面的2D半导体上，最薄的二极管长度可以缩放到2.6 nm，并具有良好的整流行为。此外，通过厚度和温度相关的电学测量，阐明了热电子发射和隧穿之间详细的竞争载流子传输机制。本文的研究将MoS2垂直二极管的缩放极限推到了亚3 nm长度范围内，并为其他vdW光电二极管提供了一种通用的低能接触集成方法。
文献信息
Realization of Ultra-Scaled MoS2 Vertical Diodes via Double-Side Electrodes Lamination
(Nano Lett., 2022, DOI:10.1021/acs.nanolett.2c00922)
文献链接：https://pubs.acs.org/doi/10.1021/acs.nanolett.2c00922