Intel公司的发展历史，其实就是一部对摩尔定律不懈地追求的历史。
在2021年IEEE国际电子器件会议（IEDM）上，Intel面向下一个十年的计算需求，推出了关键封装、晶体管和量子计算三大突破性技术，概述了这些技术发展的路线图：在封装层面上提高超过10倍的互连密度，将晶体管面积减小30%到50%以在新的电力和存储技术实现重大突破，以及极具颠覆性的量子计算。
Intel高级研究员兼组件研究总经理Robert Chau表示，“在Intel，推进摩尔定律所必需的研究和创新从未停止。我们的研发人员在IEDM 2021大会所分享的关键研究突破，将会带来芯片领域革命性的封装技术和工艺，以满足我们产业界和社会所依赖的强大计算的需求。在我们最优秀的科学家和工程师的不懈努力下，Intel将会继续站在延续摩尔定律的创新前沿。”
图1. 2021年10月，Intel公司发布了基于混合架构的第12代英特尔核心处理器。
重要性
摩尔定律为芯片算力的发展提供了重要的指导，算力依据摩尔定律的持续指数级发展满足了从大型计算机机到手机的每一代技术的需求。今天，随着我们进入一个拥有大数据和人工智能的计算新时代，这种对算力增长的需求与日俱增。
材料学和芯片架构方面的持续创新是摩尔定律赖以持续的基石。Intel的器件研究小组致力于在三个关键领域进行创新：提供更多晶体管的尺寸减小技术；拓展硅材料的新功能，用于实现功率和内存增益；探索物理学计算的新概念，以彻底改变世界的计算方式。许多突破摩尔定律之前障碍并出现在今天产品中的创新都是从器件研究开始的，如应变硅、高K金属门、鳍式场效应晶体管（FinFET）、RibbonFET和封装创新等等。
技术路线图
Intel在IEDM 2021中透露的突破表明，Intel正在通过其三个领域的探索，以继续引领摩尔定律的进步和发展。
1. 二维材料助力突破传统芯片的限制
Intel正在进行重要的扩展技术研究，以在未来产品中提供更多晶体管。该公司的研究人员概述了混合键合互连的设计、工艺和组装挑战的解决方案，设想在封装中互连密度提高10倍以上。在7月的Intel加速活动上，Intel宣布计划推出Foveros Direct，实现亚10微米的凹凸间距，从而使3D堆叠的互连密度提高了一个数量级。为了使生态系统从高级封装中获益，Intel呼吁建立新的行业标准和测试程序，以实现混合键合芯片生态系统。
展望RibbonFET，Intel正通过堆叠多个（CMOS）晶体管的方法掌握即将到来的后FinFET时代，该方法旨在通过每平方毫米安装更多晶体管，最大限度地实现30%到50%的逻辑缩放改进，以继续推进摩尔定律。
Intel还通过前瞻性的研究为摩尔定律进入埃米（1Å=10-10m）时代铺平了道路.研究表明，只有几个原子厚的新型二维材料，即以MoS2为代表的过渡金属二卤化物可以用来制造超越传统硅通道限制的晶体管。在下一个十年中，基于二维材料的新型晶体管将会使每个芯片面积增加数百万个晶体管，以实现更强大的计算能力。
面向未来，Intel正在研发二维晶体管将会发挥出重要作用。Intel在IEDM的一篇会议论文中写道：“用过渡金属二卤化物（TMD）材料制造的二维 CMOS晶体管有可能取代沟道长度低于12纳米的硅晶体管，过渡金属二卤化物晶体管作为CMOS替代技术有着很好的前景，因为过渡金属二卤化物在低于12-15nm LGSi CMOS中不存在限制硅晶体管的沟道缩放问题。而且二维场效应晶体管不会受到这些固有效应的影响，因为它们的体厚度小于1nm，没有相对于其体积值的迁移率损失。”
图2. 二维过渡金属二卤化物可用于制造超越传统硅通道限制的晶体管。
2. 拓展硅材料的新功能
Intel通过在300毫米尺寸的晶圆上首次集成GaN基功率开关和硅基CMOS，推动了高效的功率技术的产生，这为低损耗、高速率CPU的供电奠定了基础，同时减少了主板组件和空间。
Intel另一项进步是其业界领先的低延迟读/写功能。该功能使用新型铁电材料，用于下一代嵌入式DRAM技术，可提供更大的内存资源，以解决从游戏到AI的计算应用程序日益复杂的功耗和散热问题。
3. 推动量子计算的落地
Intel正在追求基于硅晶体管的量子计算的巨大性能，以及使用新型室温设备进行大规模节能计算的全新开关。在未来，这些发现可能会使用全新的物理学概念取代经典的MOSFET晶体管。
在IEDM 2021大会上，Intel展示了世界上第一个在室温下实现磁电自旋轨道（MESO）逻辑器件，这表明了基于开关纳米磁体的新型晶体管的制造可行性。
Intel和IMEC在自旋电子学材料研究方面正在取得进展，以使设备集成研究接近实现全功能自旋转矩设备。
Intel还展示了实现与CMOS制造兼容的可扩展量子计算的完整300毫米量子比特工艺流程，并确定了未来研究的下一步。
图3. Intel推动摩尔定律路线图。
图源：https://www.intel.com
Intel公司对二维材料的重视只是近年来芯片产业对二维材料研究热情的一个缩影。
在这方面，Intel公司与台积电的看法不谋而合。
近日，台积电芯片科学家Han Wang和H.-S. Philip Wong在接受Nature专访时表示[2],二维材料的发展不仅将会促进有源电子器件和无源元件的发展，同时也会促进微电子制造技术从晶圆加工到封装的技术的演进。
在这方面，使用二维材料作为晶体管的超薄通道材料是一个典型的例子[2]。在过去的六十年中，晶体管的尺寸不断缩小，以使更多的电子元件能够集成在给定的芯片区域内，从而实现强大的系统功能和指数级的成本降低。然而，这种减小硅晶体管尺寸的方法最终将达到其物理极限。从长远来看，新材料和由其制造的设备将使计算技术得以持续改进。二维材料的一个关键特性是其低温制造特性，这将使多个有源器件层在同一芯片上实现三维集成，从而提高器件密度，从而使这些进步成为可能。
未来的电子技术需要能够高速低功耗工作的晶体管[2]。这需要晶体管通道在长度和厚度上都减小。然而，基于体（3D）半导体的晶体管，如硅、锗和III–V材料，当厚度减小到几纳米时，表面和内部缺陷显著增加。这些缺陷阻碍了电子的运动，降低了电流驱动，减慢了电路的速度。二维材料由于其晶格几何结构，即使在单原子层厚度下也能保持较高的晶体质量。这种固有的优势确保了缺陷的减少，从而在具有亚纳米沟道厚度的高规模晶体管中电子的更快流动。有前途的二维材料包括二硫化钨和二硫化钼。开发基于二维材料的新型存储器和传感器设备也可能存在其他机会。另一方面，我们仍处于二维材料研究和开发的早期阶段，在这些材料达到工业应用标准之前，需要解决许多基础和工程挑战。
但是，面向未来，二维材料在潜在应用中的使用面临几个关键挑战[2]。最具挑战性的是将最佳二维材料与其最适合的应用相匹配。二维材料系列包括1000多种不同的材料，每种材料都具有独特的电子、光学和机械特性。解决这一问题将是一个涉及学术界和工业研究与开发的迭代过程，并且需要制造商提供见解，以确保新开发的材料和技术是可制造的。
以晶体管为例，尽管许多二维材料已成为晶体管通道的潜在选择，但由于设计可行的技术产品涉及到大量技术之间的平衡，因此工业界仍然难以选择单个二维材料[2]。基于建模和模拟的探索有助于预测材料和设备性能，作为材料和设备选项的初始筛选。然而，理论模型通常假定理想的材料结构和环境。在实际材料中，电子性质不仅受固有原子晶格的影响，还受缺陷、杂质、衬底、介电环境等因素的影响。
另一个关键挑战是合成符合行业标准的高质量二维材料[2]。二维材料的质量要求将取决于目标应用，其中晶体管通道要求最高。二维材料片需要可扩展至300 mm晶圆尺寸，并具有良好的均匀性。合成需要与芯片制造过程的其余部分兼容，该过程有数百个步骤，低于400°C的温度对过程兼容性有吸引力，有助于构建3D芯片。目前的低温生长方法导致材料质量低下，因此层转移可能是直接生长方法的重要替代方法。此外，几乎没有悬空键的二维材料的自端接表面也给器件工程带来了新的挑战，例如制作电触点和构建高质量晶体管栅堆栈。
此外，对大尺寸300 mm晶圆上的二维材料晶体管均匀性和成品率以及这些器件的长期可靠性的研究也很有限[2]。这些都是需要解决的重要工程挑战。
除了在微电子技术方面的潜力外，石墨烯等二维材料还可以作为一种低成本的电池电极应用[2]。石墨烯还被提议用于热管理的许多应用，以及作为窗户和显示屏的导电保护涂层材料。
与此同时，二维材料也可用于光子学技术[2]。传统上，光子学技术包括不同的材料系统，以覆盖不同的波长范围，用于光检测、发射和调制，特别是在中波长和长波长范围内，材料选择有限，现有技术往往需要在性能、可靠性和易集成性方面进行改进。夜视、热成像和医疗技术等应用可能会带来好处。
参考资料：
[1]https://www.intel.com/content/www/us/en/newsroom/news/intel-components-research-looks-beyond-2025.html#gs.jd04o9
[2]https://www.nature.com/articles/s41928-021-00690-x